nav-left cat-right
cat-right

Prof. dr inż. Tomasz J Kaźmierski, WZ 2019

tomasz_kazmierski photo

Prof. dr inż. Tomasz J Kaźmierski otrzymał w 1973 r. tytuł mgr inż. na Wydziale Elektroniki Politechniki Warszawskiej, a w 1976 r. tytuł doktora nauk technicznych na Wydziale Elektroniki Wojskowej Akademii Technicznej w Warszawie. W latach 1973-1977 był asystentem na Wydziale Elektroniki WAT. W latach 1977-1984 pracował jako adiunkt na Wydziale Elektroniki Politechniki Warszawskiej. W latach 1984-86 otrzymał grant specjalny z IBM w Hursley w Wielkiej Brytanii oraz stanowisko Research Fellow w Uniwersytecie Southampton, gdzie obecnie jest profesorem nadzwyczajnym na Wydziale Elektroniki i Informatyki. W latach 1989-90 był wykładowcą w Instytucie Mikroelektroniki Griffith University w Brisbane w Australii, w latach 1991-92 naukowcem wizytującym w IBM Almaden Research Center w San Jose w Kalifornii w USA, a w roku akademickim 2009-2010 profesorem wizytującym w Technische Universitaet Wien w Austrii. W latach 2010-2014 prowadził wykłady jako profesor zapraszany w Politechnice Warszawskiej. W latach 1999-2005 był przewodniczącym Grupy Roboczej Komitetu Standardów Automatyki Projektowania IEEE (IEEE Design Automation Standards Committee), która opracowała język opisu hardware’u VHDL-AMS używany obecnie w przemyśle automobilowym. Prof. Kaźmierski jest członkiem komitetów programowych i organizatorem wielu międzynarodowych konferencji naukowych. Prowadzi obecnie 9 prac doktorskich w Uniwersytecie Southampton. Jest autorem lub współautorem ponad 170 prac naukowych, w tym trzech książek naukowych, z dziedziny komputerowego projektowania systemów elektronicznych, modelowania przyrządów półprzewodnikowych w tym tranzystorów z nanorurek węglowych i grafenu, systemów elektronicznych o ultra niskim zużyciu energii, w tym komputerów wieloprocesorowych specjalnych zastosowań. Obecnie uczestniczy, wraz z partnerami z Cambridge University, Imperial College i Newcastle University, w pięcioletnim projekcie badawczym POETS (“Partially Ordered Event Systems”), który otrzymał finansowanie £5mln na badania z zakresu projektowania masowych, równoległych procesorów na bezpośrednio programowalnych macierzach bramek (FPGA).
Wnioskujący: dr inż Andrzej Fórmaniak oraz dr Andrzej Suchcitz